[TI] TMS320F28069 내부 ADC 사용하기

TMS320F28069의 내부 ADC는 12 비트의 해상도를 가지고 있다. SAR 타입의 ADC이며, ADC의 입력단에는 MUX와 S&H 회로가 내장되어 있다.

 

1) 구성

TMS320F28069에 내장되어 있는 ADC는 아래와 같은 블럭으로 구성되어 있다.

입력 채널이 A, B 포트로 각각 8 채널씩 구성되어 있어서 입력채널은 최대 16개이다. 그리고 입력 범위는 0V ~ 3.3V로 고정되어 있다. 

 

입력된 신호가 다음으로 만나는 블럭은 MUX이다. 각 포트별로 멀티플렉서가 있으며, 8채널 입력 후 1채널 출력해주는 구조이다. 이때 CHSEL 비트로 변환할 입력 채널을 고를 수 있다.

 

CHSEL 비트는 ADCSOCxCTL 레지스터의 6~9번 비트이다. 4비트 중 상위 비트인 9번 비트는 포트 선택 비트이고, 나머지 3비트는 채널 선택 비트이다. 이때 ADCSAMPLEMODE 레지스터의 SIMULENx 비트들로 순차적 샘플링 모드와 동기 샘플링 모드를 선택하여 컨버전 할 수도 있다.

 

ADCSOCxCTL 레지스터

 

 

 

ADC의 기본 동작은 트리거된 SOC를 순차적으로 처리할 단일 변환으로 처리하는 것이다.

SOC는 Start Of Conversion이다.

 

순차 샘플링은 순서 제한 없이 a채널과 b채널을 모두 변환할 수 있다. 그러나 동시 샘플링 모드 지원의 부산물은 쌍을 이룬 동시 채널의 샘플링 커패시터도 원하는 순차 샘플링 ACQPS창과 동시에 해당 입력에 연결된다는 것이다.

 

ADC는 페어링된 채널의 샘플을 변환하지 않는다.(동시 샘플링 모드는 섹션 8/6에 설명되어 있다.)

 

 

 

ADC 세팅 검토

    EALLOW;
    AdcRegs.ADCCTL2.bit.ADCNONOVERLAP = 1;  // Enable non-overlap mode:1
    AdcRegs.ADCCTL1.bit.INTPULSEPOS = 1;    // trips after AdcResults latch:1
    AdcRegs.ADCCTL1.bit.ADCREFSEL = 0;      // Reference select, External : 1, Internal : 0

 

ADCCTL2 레지스터의 1번 비트인 ADCNONOVERLAP은 샘플의 오버랩 허용에 대한 비트이다.

 

ADCCTL1 레지스터의 2번 비트인 INTPULSEPOS는 뭐지

0 : ADC가 변환을 시작할 때 INT 펄스 생성 발생 (샘플링된 신호의 샘플 펄스의 네거티브 에지)

1 : INT 펄스 생성은 ADC 결과가 결과 레지스터에 래칭되기 1주기 전에 발생한다.

인터럽트 생성 위치? 0이면 컨버전시 발생이고 1이면 컨버전 후 결과 레지스터에 옮기기 전에 발생하고?

 

ADCCTL1 레지스터(위)의 3번 비트인 ADCREFSEL은 ADC 레퍼런스 전압을 내부용을 쓸 것인지 외부용을 쓸 것인지 선택하는 비트이다.

레퍼런스 전압을 내부에 있는 것을 쓸 것인지 외부에 추가한 것을 쓸 것인지 정하는 세팅 비트이다.

해당 비트를 '0'으로 세팅하면 내부 밴드캡 레퍼런스 회로를 사용할 수 있다.

 

외부 레퍼런스를 사용하기 위해 해당 비트를 '1'로 세팅하면 19번 핀인 ADCINA0 채널을 VREFHI로 기능을 사용하게 되면서 ADCINA0 채널을 사용할 수 없게 된다. 그리고 외부 레퍼런스 사용시 GND는 21번 VSS를 VREFLO로 사용하면 된다.

 

    //-------- Board Temperature: ADCINT1 -> EOC0 -> SOC0 -> ADCINA6 -----------------
    AdcRegs.INTSEL1N2.bit.INT1E     = 1;    // Enabled ADCINT1
    AdcRegs.INTSEL1N2.bit.INT1CONT  = 0;    // Disable ADCINT1 Continuous mode
    AdcRegs.INTSEL1N2.bit.INT1SEL   = 0;    // setup EOC0 to trigger ADCINT1
    AdcRegs.ADCSOC0CTL.bit.CHSEL    = 6;    // set SOC0 channel select to ADCINA6
    AdcRegs.ADCSOC0CTL.bit.TRIGSEL  = 10;   // set SOC0 start trigger on EPWM3B, due to round-robin SOC0 converts first then SOC1
    AdcRegs.ADCSOC0CTL.bit.ACQPS    = 6;    // set SOC0 S/H Window to 7 ADC Clock Cycles, (6 ACQPS plus 1)
    AdcRegs.ADCINTSOCSEL1.bit.SOC0  = 3;    //2017.07.06

INTSELxNy 레지스터의 5번 비트는 ADC 인터럽트 활성화 비트이다.

 

동일 레지스터의 6번 비트는 ADCINTFLG 레지스터의 ADCINTx 플래그가 클리어 되지 않아도 EOC 펄스가 생성될 때마다 ADC 인터럽트가 발생되게 해주는 비트이다.

ADCINTx 플래그(ADCINTFLG 레지스터에 있음)가 사용자에 의해 지워질 때까지 더 이상의 ADCINTx 펄스는 생성되지 않습니다.

ADCINTx 펄스는 플래그 비트의 클리어 여부와 관계없이 EOC 펄스가 생성될 때마다 생성됩니다.

 

EOC 펄스는 아래의 INTSELxNy 레지스터의 8~12번 비트 세팅으로 선택할 수 있다.

 

 

ADCSOCxCTL 레지스터의 6~9번 비트는 SOC 채널 선택하는 비트들이다. SOCx가 ADC에 의해 수신될 때 변환될 채널을 선택한다.

 

동일 레지스터의 11~15번 비트인 TRIGSEL은 SOC 트리거 소스를 선택하는 비트이다.

 

SOCx에 우선 순위가 부여되면 시작한다. 변환을 시작하기 위해 ADCSOCFLG1 레지스터에서 각 SOCx 플래그를 설정할 트리거를 구성한다.



  이 설정은 ADCINTSOCSEL1 또는 ADCINTSOCSEL2 레지스터의 각 SOCx 필드에 의해 재정의될 수 있습니다.

 

이번에도 같은 레지스터의 0~5번 비트에 해당하는 ACQPS는 

SOCx 획득 프리스케일. SOCx의 샘플 및 홀드 윈도우를 제어한다. 이게 무슨말이고?

 

    EPwm3Regs.ETSEL.bit.SOCBEN = 1;         // SOCB ET Enable
    EPwm3Regs.ETSEL.bit.SOCBSEL = 2;        // SCCB Select
    EPwm3Regs.ETPS.bit.SOCBPRD = 1;         // SOCB ET period
    EPwm3Regs.TBCTL.bit.CTRMODE = 0;        // Count mode: Up-count
    EPwm3Regs.TBCTL.bit.HSPCLKDIV = 1;      // TBCLK = [SYSCLKOUT / ((HSPCLKDIV*2) * 2^(CLKDIV))]
    EPwm3Regs.TBCTL.bit.CLKDIV = 1;         // TBCLK = [150MHz / (2*2)] = 37.5MHz
    EPwm3Regs.TBPRD = 37499;                // TBPERIOD = (TBPRD+1)/TBCLK = 37500/37.5MHz = 1us(1KHz)
    EPwm3Regs.TBCTR = 0x0000;               // TB count initial
    EDIS;

ETSEL 레지스터의 15번 비트인 SOCBEN은 EPWMxSOCB 펄스의 활성화 핀이다.

 

동 레지스터의 12~14번 비트인 SOCBSEL은 EPWMxSOCB의 옵션 선택 비트이다.

2로 세팅하면 TBCTR과 TBPRD는 같다. (카운터와 주기)

 

ETPS 레지스터의 12~13번 비트인 SOCBPRD는 ePWM ADC 변환 시작 B 이벤트(EPWMxSOCB) 주기 선택 비트이다.

이 비트는 EPWMxSOCB 펄스가 생성되기 전에 발생해야 하는 선택된 ETSEL[SOCBSEL] 이벤트 수를 결정한다. 생성하려면 펄스를 활성화해야 합니다(ETSEL[SOCBEN] = 1). 이전 변환 시작(ETFLG[SOCB] = 1)에서 상태 플래그가 설정되더라도 SOCB 펄스가 생성됩니다. SOCB 펄스가 생성되면 ETPS[SOCBCNT] 비트가 자동으로 지워진다.

 

TBCTL 레지스터의 0~1번 비트인 CTRMODE는 카운터의 증가, 감소 등을 설정하는 비트이다.

 

동일 레지스터의 7~9번 비트인 HSPCLKDIV는 타임 베이스 클럭 세팅을 위한 비트이다. 아래 CLKDIV 비트도 함께 보자.

 

여기선 SYSCLKOUT이 90MHz이고 HSPCLKDIV는 1로 세팅하여 2이고, CLKDIV는 1로 세팅하여 2이다. 타임 베이스 클럭(TBCLK)은 90MHz / ( 2 x 2 )로 22.5MHz이다. 위 주석에는 잘못 쓴 내용인듯 하다.

 

TBPRD 레지스터는 0~15번 비트가 모두 타임 베이스 주기를 세팅하기 위한 비트이다. 이걸로 PWM의 주파수를 설정한다.

TBCTL[PRDLD]가 0이면 쉐도우가 활성화되고 쓰기 또는 읽기가 자동으로 쉐도우 레지스터로 이동한다. 이 경우 활성 레지스터는 시간 기반 카운터가 0일 때 쉐도우 레지스터에서 로드된다.

 

TBCTL[PRDLD]가 1이면 쉐도우가 비활성화되고 모든 쓰기 또는 읽기가 활성 레지스터인 하드웨어를 능동적으로 제어하는 레지스터로 직접 이동한다.

 

위 레지스터 세팅은 아래의 TBCTL 레지스터의 3번 비트인 PRDLD 설정에 따라 영향을 받는다.

 

 

TBCTR 레지스터는 타임 베이스 카운터 레지스터이다. 0~15번 비트로 카운터를 세팅하거나 읽을 수 있다.

이 비트에 기록하면 현재 타임베이스 카운터 값이 설정됩니다. 업데이트는 쓰기가 발생하는 즉시 발생하며, 쓰기는 타임베이스 클럭(TBCLK)과 동기화되지 않으며 레지스터가 음영 처리되지 않습니다.

 

https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=ryuss2&logNo=80184085464 

 

 

 

 

#pragma CODE_SECTION(Isr_ADC,"ramfuncs")
interrupt void Isr_ADC(void)
{
    temp0 = AdcResult.ADCRESULT0; //board temperature
    temp1 = AdcResult.ADCRESULT1; //dc current
    temp2 = AdcResult.ADCRESULT2; //dc voltage

    ADC_buffer1[ADC_cnt1] = AdcResult.ADCRESULT0 >> 1;
    ADC_buffer2[ADC_cnt2] = AdcResult.ADCRESULT1 >> 1;
    ADC_buffer3[ADC_cnt3] = AdcResult.ADCRESULT2 >> 1;
    ADC_buffer4[ADC_cnt4] = Read_Ext_ADC();

    ADC_cnt1 == BUFFER_LENGTH1 - 1 ? ADC_cnt1 = 0, Buffer_filled1 = 1 : ADC_cnt1++;
    ADC_cnt2 == BUFFER_LENGTH2 - 1 ? ADC_cnt2 = 0, Buffer_filled2 = 1 : ADC_cnt2++;
    ADC_cnt3 == BUFFER_LENGTH3 - 1 ? ADC_cnt3 = 0, Buffer_filled3 = 1 : ADC_cnt3++;
    ADC_cnt4 == BUFFER_LENGTH4 - 1 ? ADC_cnt4 = 0, Buffer_filled4 = 1 : ADC_cnt4++;

    AdcRegs.ADCINTFLGCLR.bit.ADCINT1 = 1;     // Clear ADCINT1 flag reinitialize for next SOC
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;   // Acknowledge interrupt to PIE
}

ADCINTFLGCLR 레지스터는 이름에서 알 수 있듯이 ADC 인터럽트 플래그를 클리어해주는 레지스터이다. 클리어하고자 하는 비트에 1을 써주면 된다.